HMS9XC7134 데이터 시트보기 (PDF) - Hynix Semiconductor
부품명
상세내역
제조사
HMS9XC7134 Datasheet PDF : 90 Pages
| |||
HMS9xC7132 / HMS9xC7134
1. OVERVIEW . . . . . . . . . . . . . . . . . . . . . . . 1
1.1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
2. BLOCK DIAGRAM . . . . . . . . . . . . . . . . . . 2
3. PIN ASSIGNMENT . . . . . . . . . . . . . . . . . 3
3.1 40PDIP pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . .3
3.2 42SDIP pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
4. PACKAGE DIMENSIONS . . . . . . . . . . . . 5
4.1 40 PDIP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
4.2 42 SDIP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
5. PIN FUNCTION . . . . . . . . . . . . . . . . . . . . 6
5.1 40DIP Pin Description . . . . . . . . . . . . . . . . . . . . . . .7
5.2 42SDIP Pin Description . . . . . . . . . . . . . . . . . . . . . .8
6. PORT STRUCTURES . . . . . . . . . . . . . . . 9
7. ELECTRICAL CHARACTERISTICS . . . 11
7.1 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . .11
7.2 Recommended Operating Conditions . . . . . . . . . .11
7.3 DC Electrical Characteristics . . . . . . . . . . . . . . . . .11
7.4 AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . .13
8. MEMORY ORGANIZATION . . . . . . . . . 16
8.1 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
8.2 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . .17
8.3 Data memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
8.4 List of SFRS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
8.5 Addressing Mode . . . . . . . . . . . . . . . . . . . . . . . . . .22
9. INTERRUPTS . . . . . . . . . . . . . . . . . . . . 24
9.1 Interrupt sources . . . . . . . . . . . . . . . . . . . . . . . . . .24
9.2 Interrupt Enable structure . . . . . . . . . . . . . . . . . . .26
9.3 Interrupt Priority structure . . . . . . . . . . . . . . . . . . .27
9.4 How Interrupt are handled . . . . . . . . . . . . . . . . . . .29
10. POWER-SAVING MODE . . . . . . . . . . . 30
10.1 Power control register . . . . . . . . . . . . . . . . . . . . .30
10.2 Idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
10.3 Power-down mode . . . . . . . . . . . . . . . . . . . . . . . .31
11. I/O PORTS . . . . . . . . . . . . . . . . . . . . . . 32
11.1 Pin function selection . . . . . . . . . . . . . . . . . . . . . .33
12. OSCIALLTOR . . . . . . . . . . . . . . . . . . . 36
13. RESET . . . . . . . . . . . . . . . . . . . . . . . . . 37
13.1 External reset . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
13.2 Watchdog timer overflow . . . . . . . . . . . . . . . . . . . 37
13.3 Low VDD voltage reset . . . . . . . . . . . . . . . . . . . . 37
14. WATCHDOG TIMER . . . . . . . . . . . . . . 38
15. TIMER . . . . . . . . . . . . . . . . . . . . . . . . . 39
15.1 Timer0 and Timer1 . . . . . . . . . . . . . . . . . . . . . . . 39
15.2 TIMER2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
16. DDC INTERFACE . . . . . . . . . . . . . . . . 42
16.1 The SFRs for DDC Interface . . . . . . . . . . . . . . . . 43
16.2 DDC1 protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
16.3 DDC2B protocol . . . . . . . . . . . . . . . . . . . . . . . . . . 46
16.4 DDC2AB/DDC2B+ protocol . . . . . . . . . . . . . . . . . 47
16.5 The RAM Buffer and DDC application . . . . . . . . . 48
17. I2C INTERFACE . . . . . . . . . . . . . . . . . 51
17.1 The SFRs for I2C Interface . . . . . . . . . . . . . . . . . 52
17.2 Programmer’s Guide for I2C and DDC2 . . . . . . . 54
18. PULSE WIDTH MODULATION . . . . . . 57
18.1 Static PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
18.2 Dynamic PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
19. SYNC PROCESSOR . . . . . . . . . . . . . . 60
19.1 Sync input signals . . . . . . . . . . . . . . . . . . . . . . . . 60
19.2 Horizontal polarity correction . . . . . . . . . . . . . . . . 60
19.3 Vertical polarity correction . . . . . . . . . . . . . . . . . . 60
19.4 Vertical sync separation . . . . . . . . . . . . . . . . . . . . 60
19.5 Horizontal sync. detection . . . . . . . . . . . . . . . . . . 62
19.6 Vertical sync. detection . . . . . . . . . . . . . . . . . . . . 62
19.7 Horizontal sync. generator . . . . . . . . . . . . . . . . . . 65
19.8 Vertical sync. generator . . . . . . . . . . . . . . . . . . . . 66
19.9 HSYNC / VSYNC output driver . . . . . . . . . . . . . . 66
19.10 Clamp pulse generator . . . . . . . . . . . . . . . . . . . 67
19.11 Pattern generator . . . . . . . . . . . . . . . . . . . . . . . . 67
19.12 Suspend mode . . . . . . . . . . . . . . . . . . . . . . . . . . 67
20. AD-CONVERTOR (ADC) . . . . . . . . . . . 71
21. OPERATION MODE . . . . . . . . . . . . . . 73
21.1 OTP MODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
21.2 64MQFP pinning and Package Dimensions . . . . 78
21.3 64MQFP Pin Description . . . . . . . . . . . . . . . . . . . 79
21.4 Development Tools . . . . . . . . . . . . . . . . . . . . . . . 81
22. INSTRUCTION SET . . . . . . . . . . . . . . . 82
May.2001 ver1.1
Share Link: 