SC14480 데이터 시트보기 (PDF) - Unspecified
부품명
상세내역
제조사
SC14480 Datasheet PDF : 259 Pages
| |||
1.0 Connection diagram. . . . . . . . . . . . . . . . . . . . . . . . 4
1.1 PIN TYPE DEFINITIONS . . . . . . . . . . . . . . . . 12
SIDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
8.2 MICROWIRE INTERFACE AT RF SIDE . . . . . 42
2.0 Functional overview. . . . . . . . . . . . . . . . . . . . . . . 15
9.0 Radio transceiver . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.0 System Clock generation . . . . . . . . . . . . . . . . . . 16
3.1 CRYSTAL OSCILLATOR . . . . . . . . . . . . . . . . 16
3.2 PCB CONSIDERATIONS . . . . . . . . . . . . . . . . 16
3.3 FREQUENCY CONTROL . . . . . . . . . . . . . . . . 16
3.4 XTAL DIVIDER SELECTION . . . . . . . . . . . . . 17
3.5 SYSTEM CLOCK GENERATION . . . . . . . . . . 18
3.6 PHASE LOCKED LOOP (PLL) . . . . . . . . . . . . 20
3.7 PLL CLOCK SWITCHING . . . . . . . . . . . . . . . . 20
3.8 PLL CLOCK SWITCHING PROCEDURE . . . . 20
9.1 FREQUENCY SYNTHESIZER . . . . . . . . . . . . 43
9.1.1 PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
9.1.2 VCO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
9.1.3 Frequency Divider . . . . . . . . . . . . . . . . . 44
9.2 RADIO TRANSMITTER . . . . . . . . . . . . . . . . . 44
9.2.1 PA driver . . . . . . . . . . . . . . . . . . . . . . . . 44
9.3 RADIO RECEIVER . . . . . . . . . . . . . . . . . . . . . 44
9.3.1 LNA . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
9.3.2 Mixer . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
9.3.3 Polyphase Filter . . . . . . . . . . . . . . . . . . . 44
4.0 Battery Management . . . . . . . . . . . . . . . . . . . . . . 23
9.3.4 IF Amplifier. . . . . . . . . . . . . . . . . . . . . . . 44
4.1 CHARGE CONTROL . . . . . . . . . . . . . . . . . . . 25
9.3.5 AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.2 CHARGER AUTO SHUT OFF CIRCUIT . . . . . 26
9.3.6 Demodulator . . . . . . . . . . . . . . . . . . . . . 44
4.3 STATE OF CHARGE CIRCUIT (SOC) . . . . . . 27
5.0 ON / OFF control. . . . . . . . . . . . . . . . . . . . . . . . . . 28
l 5.1 POWER-ON STATUS . . . . . . . . . . . . . . . . . . . 29
tia 5.2 BANDGAP REFERENCE . . . . . . . . . . . . . . . . 29
6.0 Reset circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
n 6.1 POWER ON RESET . . . . . . . . . . . . . . . . . . . . 30
6.2 SYSTEM RESET. . . . . . . . . . . . . . . . . . . . . . . 30
e 6.3 SOFTWARE RESET . . . . . . . . . . . . . . . . . . . . 31
fid 6.4 PROGRAM COUNTER AFTER RESET . . . . . 31
7.0 DIP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
n 7.1 DIP ON/OFF CONTROL . . . . . . . . . . . . . . . . . 33
7.2 DIP SEQUENCER RAM . . . . . . . . . . . . . . . . . 33
o 7.3 DIP INTERRUPT GENERATION AND POWER
C CONTROL. . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
9.4 DIGITAL CONTROLLER . . . . . . . . . . . . . . . . . 44
9.5 DIGITAL OUTPUT PORTS . . . . . . . . . . . . . . . 44
9.6 TRANSCEIVER CONTROL INTERFACE . . . . 44
9.6.1 Burst-Mode Control WORD . . . . . . . . . . 45
9.6.2 Dynamic Control Functions . . . . . . . . . . 45
9.6.3 DCF Generation with Radio Timers . . . . 45
9.6.4 Re-Triggering and Stop Word . . . . . . . . 47
9.6.5 DCF Generation with DIP Instructions . . 47
9.6.6 Shadowed Register Fields . . . . . . . . . . . 48
9.6.7 LDO Refresh . . . . . . . . . . . . . . . . . . . . . 49
9.7 BURST MODE PROGRAMMING . . . . . . . . . . 50
9.8 GENERAL CALIBRATION PROGRAMMING . 50
9.9 MODULATION GAIN CALIBRATION PRO-
GRAMMING . . . . . . . . . . . . . . . . . . . . . . . . . . 51
9.10 RF CALIBRATION PROGRAMMING . . . . . . 51
9.11 FAST ANTENNA DIVERSITY . . . . . . . . . . . . 53
7.4 INTERFACING TO GEN2DSP . . . . . . . . . . . . 33
7.5 MINIMUM DELAY . . . . . . . . . . . . . . . . . . . . . . 33
7.6 MUTING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
7.7 SLOT CONTROL INFORMATION . . . . . . . . . 33
7.8 SLOT STATUS INFORMATION . . . . . . . . . . . 34
7.9 SLOT SYNCHRONISATION . . . . . . . . . . . . . . 34
7.10 S-PATTERN CORRELATOR . . . . . . . . . . . . 35
7.11 DCS BLOCK ENCRYPTION . . . . . . . . . . . . . 35
7.12 SCRAMBLER . . . . . . . . . . . . . . . . . . . . . . . . 35
7.13 R-CRC, X-CRC AND Z FIELD . . . . . . . . . . . 35
7.14 ADPCM SUPPORT . . . . . . . . . . . . . . . . . . . . 35
7.15 DIP COMMANDS . . . . . . . . . . . . . . . . . . . . . 35
8.0 MICROWIRETM interface . . . . . . . . . . . . . . . . . . . 39
10.0 Gen2DSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
10.1 START-UP AND INTERRUPTS . . . . . . . . . . 56
10.2 POWER SAVING . . . . . . . . . . . . . . . . . . . . . 57
10.3 PCM SLAVE SYNCHRONISATION . . . . . . . 57
10.4 INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . 57
10.5 NESTING INTERRUPT . . . . . . . . . . . . . . . . . 58
10.6 OVERFLOW . . . . . . . . . . . . . . . . . . . . . . . . . 58
10.7 REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . 59
10.8 ECZ1, ECZ2 USAGE AND PORT MAPPING 59
10.9 RAMIO REGISTERS . . . . . . . . . . . . . . . . . . . 60
10.10 SHARED RAM/ROM . . . . . . . . . . . . . . . . . . 60
10.11 SUBROUTINE CONTROL PROGRAM (SCP)
60
8.1 MICROWIRE INTERFACE AT THE BASEBAND
10.12 MICRO CODE RAM . . . . . . . . . . . . . . . . . . 60
© 2008-2009 SiTel Semiconductor
1
Version: January 21, 2009 v1.0
Share Link: 