AD6635 데이터 시트보기 (PDF) - Analog Devices

부품명

상세내역

제조사

AD6635

4-Channel, 80 MSPS WCDMA Receive Signal Processor (RSP)

Analog Devices 

AD6635

TABLE OF CONTENTS

0x08: Port A Control Register . . . . . . . . . . . . . . . . . . . . . 50

0x09: Port B Control Register . . . . . . . . . . . . . . . . . . . . . 50

0x0A AGC A Control Register . . . . . . . . . . . . . . . . . . . . . 50

0x0B AGC A Hold off Counter . . . . . . . . . . . . . . . . . . . . 50

0x0C AGC A Desired Level . . . . . . . . . . . . . . . . . . . . . . . 50

0x0D AGC A Signal Gain . . . . . . . . . . . . . . . . . . . . . . . . 51

0x0E AGC A Loop Gain . . . . . . . . . . . . . . . . . . . . . . . . . 51

0x0F AGC A Pole Location . . . . . . . . . . . . . . . . . . . . . . . 51

0x10 AGC A Average Samples . . . . . . . . . . . . . . . . . . . . . 51

0x11 AGC A Update Decimation . . . . . . . . . . . . . . . . . . 51

0x12 AGC B Control Register . . . . . . . . . . . . . . . . . . . . . 51

0x13 AGC B Hold off Counter . . . . . . . . . . . . . . . . . . . . 51

0x14 AGC B Desired Level . . . . . . . . . . . . . . . . . . . . . . . 51

0x15 AGC B Signal Gain . . . . . . . . . . . . . . . . . . . . . . . . . 51

0x16 AGC B Loop Gain . . . . . . . . . . . . . . . . . . . . . . . . . 51

0x17 AGC B Pole Location . . . . . . . . . . . . . . . . . . . . . . . 52

0x18 AGC B Average Samples . . . . . . . . . . . . . . . . . . . . . 52

0x19 AGC B Update Decimation . . . . . . . . . . . . . . . . . . 52

0x1A Parallel Port Control A . . . . . . . . . . . . . . . . . . . . . . 52

0x1B Link Port Control A . . . . . . . . . . . . . . . . . . . . . . . . 52

0x1C Parallel Port Control B . . . . . . . . . . . . . . . . . . . . . . 52

0x1D Link Port Control B . . . . . . . . . . . . . . . . . . . . . . . . 53

0x1E Port Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . 53

MICROPORT CONTROL . . . . . . . . . . . . . . . . . . . . . . . . 53

External Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

Access Control Register (ACR) . . . . . . . . . . . . . . . . . . . . 54

Channel Address Register (CAR) . . . . . . . . . . . . . . . . . . . 54

SOFT_SYNC Control Register . . . . . . . . . . . . . . . . . . . . 55

PIN_SYNC Control Register . . . . . . . . . . . . . . . . . . . . . . 55

SLEEP Control Register . . . . . . . . . . . . . . . . . . . . . . . . . 55

Data Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 55

Write Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

Read Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

Read/Write Chaining . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

Intel Nonmultiplexed Mode (INM) . . . . . . . . . . . . . . . . . 56

Motorola Nonmultiplexed Mode (MNM) . . . . . . . . . . . . 56

SERIAL PORT CONTROL . . . . . . . . . . . . . . . . . . . . . . . . 56

Serial Port Timing Specifications . . . . . . . . . . . . . . . . . . . 56

SDI0, SDI4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

SCLK0, SCLK4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56

INTERNAL WRITE ACCESS . . . . . . . . . . . . . . . . . . . . . . 58

Write Pseudocode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

INTERNAL READ ACCESS . . . . . . . . . . . . . . . . . . . . . . . 58

Read Pseudocode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

OUTLINE DIMENSIONS . . . . . . . . . . . . . . . . . . . . . . . . . 59

–4–

REV. 0

Share Link: