M61533FP 데이터 시트보기 (PDF) - Renesas Electronics
부품명
상세내역
제조사
M61533FP Datasheet PDF : 13 Pages
| |||
M61533FP
Timing Definition of Digital Block
Limits
Parameter
Symbol
Min.
Typ.
Max.
Unit
CLOCK cycle time
tcr
4
µs
CLOCK pulse width(“H” level)
tWHC
1.6
CLOCK pulse width (“L” level)
tWLC
1.6
Rising time of clock and data
tr
0.4
Falling time of clock and data
tf
0.4
DATA setup time (Rising time of clock) tSHD
0.8
DATA setup time (Falling time of clock) tSLD
0.8
DATA hold time(“H” level)
tHHD
0.8
DATA hold time(“L” level)
tHLD
0.8
Data Control Specification
Four types of input format can be selected by changing the D14/D15 slot setting status.
(Initialize all data of the 4 formats when power supply(VCC) turn on.)
Note : No guarantee except for these code.
(1)
D0a D1a D2a D3a D4a D5a D6a D7a D8a D9a D10a D11a D12a D13a D14 D15
2
SLch Trim volume
2
SRch Trim volume 0 0 0 0 0 1 0 0
(2)
D0b D1b D2b D3b D4b D5b D6b D7b D8b D9b D10b D11b D12b D13b D14 D15
2
Cch Trim volume
2
SWch Trim volume
1
1
SWch
0 0 00 1
Output gain
control
(3)
D0c D1c D2c D3c D4c D5c D6c D7c D8c D9c D10c D11c D12c D13c D14 D15
3
SLch Master volume
3
SRch Master volume
000010
(4)
D0d D1d D2d D3d D4d D5d D6d D7d D8d D9d D10d D11d D12d D13d D14 D15
3
Cch Master volume
3
SWch Master volume
000011
Rev.1.0, Sep.19.2003, page 6 of 12
Share Link: 