ZEN2024F 데이터 시트보기 (PDF) - Unspecified
부품명
상세내역
제조사
ZEN2024F Datasheet PDF : 22 Pages
| |||
ＺＥＮ２０２４Ｆ
プログラマブル・ユニバーサル・カウンタ
■概 要
ZEN2024Fは24ビット×2チャンネルのプログラマブル・ユニバーサル・カウンタLSIです。ロータリーエン
コーダ、リニアスケール等から出力される2相パルス信号やアップダウン・パルス信号のカウントが可能です。
汎用型カウンタZEN2011Pのカウンタ応答速度を33Mcps(Max)と約4倍に高速化し、さらに2チャンネル化して
います。各チャンネルはZEN2011Pの機能を完全に独立してもっており、ZEN2011Pと機能及びソフトウエア上
の互換性を有しています。したがって、ZEN2011Pのソフトウェア資産を継承しつつ、高速化・省スペース化
に対応する事ができます。
１．特徴
○24ビット･バイナリ･アップダウン･カウンタ [×2ch]
○カウンタ応答速度 33Mcps Max （クロック f０=33MHz Max,デューティ50% 動作時）
○カウント・パルス入力周波数
・2相パルス信号入力モード時
：DC〜 8.25MHz Max (f０×1/4以内)
・アップダウン・パルス信号入力モード時 ：DC〜16.50MHz Max (f０×1/2以内)
○2相パルス入力位相弁別回路内蔵
○異常入力検出機能（2相パルス信号入力モード時）
○カウンタ動作モード切替可能
・逓倍切換 1/2/4倍（2相パルス信号入力時）
・カウント方向切換
・カウンタ・クリア制御 同期／非同期クリア
○24ビットの比較レジスタ値とカウンタ値の一致検出機能
○コマンドモード切替可能
・モード0
･1組の比較レジスタ、コンパレータ
･ロードコマンド
･ラッチコマンド
･クリア回数設定
・モード1
端子配置図(Top View)
･モード0のすべての命令セット
･2組の比較レジスタ、コンパレータ
･2組のコンパレータのOR出力設定
･各種要因の割り込み出力設定
45
46
31
30
○カウンタ値の一括24ビットデータラッチ機能
○カウンタへの一括24ビットデータロード機能
○チップ内部ステータス読み出し可能
○8ビット双方向データバス
○CMOSプロセス採用による低消費電力
○+5V 単一電源
○QFP60PIN
○ZEN2011Pソフトウェア互換
○ZEN2011P機能互換
Vss
A/UP0
B/DN0
Z/CLR0
A/UP1
B/DN1
Z/CLR1
Vdd
EXTB0
EXTA0
N.C.
EXTB1
EXTA1
Vss
N.C.
60
1
ZEN2024F
Vss
SEL12
SEL11
SEL10
SEL02
SEL01
SEL00
Vdd
CHS
C/D
CE
WR
RD
Vss
TESTAC
16
15
‑1‑
(Z2024J99)ZENIC INC.
Share Link: 