ZEN2024F 데이터 시트보기 (PDF) - Unspecified
부품명
상세내역
제조사
ZEN2024F Datasheet PDF : 22 Pages
| |||
３．ピン名称と機能
ＺＥＮ２０２４Ｆ
ピン名称
EXTA0
EXTA1
CLK
RESET
CE
CHS
C/D
RD
WR
LD0
LD1
LT0
LT1
D0
D1
D2
D3
D4
D5
D6
D7
EXTB0
EXTB1
番号
55
58
39
41
20
22
21
18
19
31
34
入出力
機能
出力
コマンドにより設定されたデータを出力します。
モード０では、コンパレータＡの比較結果(EQAn)を出力します。
モード１では、コマンド設定により、コンパレータＡの比較結果
(EQAn)、コンパレータＡの比較結果とコンパレータＢの比較結果の
論理和(EQAn+EQBn)、またはEQAnの比較結果のホールドデータ
(INTEQAn)のいずれかを出力します。
入力 動作の基準となるクロックを入力します。(単相クロック)
入力 カウンタ、位相弁別部、コマンドレジスタ、ステータスレジスタを初
期化します。
入力 本ＬＳＩを選択するための信号です。
入力 操作の対象とするチャンネル(0 or 1)を選択します。
入力 データバス上の情報の種類(コマンド or データ)を指定するのに使用
します。通常、ＣＰＵのアドレスバス(最下位)に接続します。
入力 読み出しレジスタ、ステータスレジスタからの読み出しストローブ信
号です。
入力 内部レジスタまたはアップダウン・カウンタへの書き込みストローブ
信号です。CHS,C/D,RD,WRの詳細は、"４−１．ＣＰＵインターフェイ
ス"の項を参照してください。
入力 プリロードレジスタのデータ(24ビット)をアップダウン・カウンタへ
一括してロードします。この信号の立ち下がりエッジを検出して、ロ
ード動作を起動します。
32
入力 アップダウン・カウンタのデータ(24ビット)を読み出しレジスタに一
35
括してラッチします。この信号の立ち下がりエッジを検出して、ラッ
チ動作を起動します。
3
入出力 ８ビットの双方向データバスです。
4
5
6
9
10
11
12
54
入出力 コマンドにより、設定されたデータを入力ないし出力します。
57
モード０では、汎用入力端子Uとして設定されます。この端子に接続
している信号の値を、ステータスレジスタにてモニタすることが可能
となります。
モード１では、出力端子として設定されます。コマンドによりコンパ
レータＢの比較結果(EQBn)、異常入力ステータスAIのホールドデータ
(INTAIn)、またはEQBnのホールドデータ(INTEQBn)のいずれかを出力
します。EXTAn,EXTBnのモード１での詳細は、"５−４．コマンドレジ
スタ(モード１)"の項を参照してください。
‑3‑
(Z2024J99)ZENIC INC.
Share Link: 